DATA SUPPLYING DEVICE FOR PROCESSOR

Patent Number:

JP11212788

Publication date:

1999-08-06

Inventor(s):

SATOU HISATOMO

Applicant(s)::

TOSHIBA CORP

Requested Patent:

JP11212788

Application Number: JP19980016159 19980128

Priority Number(s):

IPC Classification:

G06F9/38

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To predictively perform data acquisition of a load instruction to speculatively carry out subsequent instructions, to reduce a data dependence relation period of the load instruction and a store instruction and to improve processor performance by supplying data acquired by referring to a specific table.

SOLUTION: A load index store table(LIST) 207 is accessed by using a load instruction address that is shown by a program counter(PC) 600 on an IF stage. A store index value table(SIVT) 307 is accessed by using a store instruction address that is obtained from the LIST 207. Data that is acquired from the SIVT 307 is supplied to succeeding instructions as an operand and the succeeding instructions are speculatively carried out. A comparator 500 compares data that is acquired from data memory 800 with the data acquired from the SIVT 307 on an MA stage of the load instruction. If both coincide, speculative execution is a success.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-212788

(43)公開日 平成11年(1999)8月6日

(51) Int.Cl.⁶

識別記号

G06F 9/38

350

FΙ

G06F 9/38

350B

審査請求 未請求 請求項の数9 OL (全 13 頁)

(21)出願番号

特願平10-16159

(22)出願日

平成10年(1998) 1月28日

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 佐藤 寿倫

神奈川県川崎市幸区堀川町580番1号 株

式会社東芝半導体システム技術センター内


(74)代理人 弁理士 三好 秀和 (外3名)

(54) 【発明の名称】 プロセッサのデータ供給装置

(57)【要約】

【課題】 この発明は、ロード命令のデータ取得を予測的に行って後続命令を投機的に実行し、さらにロード命令とストア命令のデータ依存関係期間を短縮し、プロセッサの性能を向上させることを課題とする。

【解決手段】 この発明は、データのアドレスでインデックスされてストア命令の命令アドレスを保持するDIST、ロード命令の命令アドレスでインデックスされてストア命令の命令アドレスを保持するLISTならびにストア命令の命令アドレスでインデックスされてデータの値を保持するSIVTを関連づけて機能させることによりロード命令の命令アドレスからデータ値を予測するように構成される。



【特許請求の範囲】

【請求項1】 プロセッサがデータメモリにアクセスしたデータをプロセッサに供給する装置であって、

データのアドレスで参照されてデータのアドレスに対応 して登録されたストア命令のアドレスを供給し、過去の ストア命令の実行履歴に基づいて登録内容が登録更新さ れるデータインデックスストアテープル(DIST) と、

ロード命令のアドレスで参照されてロード命令のアドレスに対応して登録されたストア命令のアドレスを供給し、過去のロード命令の実行履歴ならびに前記DISTに登録されたストア命令のアドレスに基づいて登録内容が登録更新されるロードインデックスストアテーブル(LIST)と、

ストア命令のアドレスで参照されてストア命令のアドレスに対応して登録されたデータを供給し、過去のストア命令の実行履歴に基づいて登録内容が登録更新されるストアインデックスバリューテーブル(SIVT)を備え、

前記DISTは同じデータのアドレスを参照するロード 20 命令とストア命令を関係づけ、ロード命令のアドレスにしたがって前記LISTから得られたストア命令のアドレスで前記SIVTを参照して得られたデータを、ロード命令によりアクセスが予測されるデータとしてプロセッサに供給してなることを特徴とするプロセッサのデータ供給装置。

【請求項2】 プロセッサがデータメモリにアクセスしたデータをプロセッサに供給する装置であって、

データのアドレスで参照されてデータのアドレスに対応 して登録されたストア命令のアドレスを供給し、過去の ストア命令の実行履歴に基づいて登録内容が登録更新さ れるデータインデックスストアテーブル(DIST) レ

ロード命令のアドレスで参照されてロード命令のアドレスに対応して登録されたストア命令のアドレスを供給し、過去のロード命令の実行履歴ならびに前記DISTに登録されたストア命令のアドレスに基づいて登録内容が登録更新されるロードインデックスストアテーブル(LIST)と、

ストア命令のアドレスで参照されてストア命令のアドレスに対応して登録されたデータを供給し、過去のストア命令の実行履歴に基づいて登録内容が登録更新されるストアインデックスバリューテーブル(SIVT)と、プロセッサがデータ供給装置を参照する以前のプロセッサの状態を保持する状態保持装置を備え、

前記DISTは同じデータのアドレスを参照するロード スしてデータを獲得した際に、前記データ供給令とストア命令を関係づけ、ロード命令のアドレスに 得られた予測データと前記データメモリから行いたがって前記LISTから得られたストア命令のアド ータとを比較し、両者が不一致の場合には前記レスで前記SIVTを参照して得られたデータを、ロー バッファに保持された状態にプロセッサを復帰 ド命令によりアクセスが予測されるデータとしてプロセ 50 とを特徴とするプロセッサのデータ供給装置。

ッサに供給し、プロセッサが前記データメモリをアクセスしてデータを獲得した際に、前記データ供給装置から得られた予測データと前記データメモリから得られたデータとを比較し、両者が不一致の場合には前記状態保持装置に保持された状態にプロセッサを復帰させることを特徴とするプロセッサのデータ供給装置。

【請求項3】 プロセッサがデータメモリにアクセスしたデータをプロセッサに供給する装置であって、

データのアドレスで参照されてデータのアドレスに対応 10 して登録されたストア命令のアドレスを供給し、過去の ストア命令の実行履歴に基づいて登録内容が登録更新さ れるデータインデックスストアテーブル (DIST) と、

ロード命令のアドレスで参照されてロード命令のアドレスに対応して登録されたストア命令のアドレスを供給し、過去のロード命令の実行履歴ならびに前記DISTに登録されたストア命令のアドレスに基づいて登録内容が登録更新されるロードインデックスストアテーブル(LIST)と、

20 ストア命令のアドレスで参照されてストア命令のアドレスに対応して登録されたデータを供給し、過去のストア命令の実行履歴に基づいて登録内容が登録更新されるストアインデックスバリューテーブル (SIVT) と、プロセッサがデータ供給装置を参照する以前のプロセッサの状態を保持するリオーダバッファを備え、

前記DISTはデータのアドレスで参照されるエントリがデータのアドレスの一致を判別するタグフィールドとストア命令のアドレスを保持するストア命令アドレスフィールドと保持されているストア命令のアドレスが有効か否かを示すバリッドビットからなり、前記LISTはロード命令のアドレスで参照されるエントリがロード命令のアドレスの一致を判別するタグフィールドとストア命令のアドレスを保持するストア命令アドレスフィールドと保持されているストア命令のアドレスが有効か否かを示すバリッドビットからなり、前記SIVTはストア命令のアドレスで参照されるエントリがストア命令のアドレスで参照されるエントリがストア命令のアドレスで参照されるエントリがストア命令アドレスの一致を判別するストア命令アドレスフィールドと保持されているデータを保持するデータフィールドと保持されているデータが有効か否かを示すバリッドビットからなり、

40 前記DISTは同じデータのアドレスを参照するロード 命令とストア命令を関係づけ、ロード命令のアドレスに したがって前記LISTから得られたストア命令のアドレスで前記SIVTを参照して得られたデータを、ロード命令によりアクセスが予測されるデータとしてプロセッサに供給し、プロセッサが前記データメモリをアクセスしてデータを獲得した際に、前記データ供給装置から得られた予測データと前記データメモリから得られたデータとを比較し、両者が不一致の場合には前記リオーダバッファに保持された状態にプロセッサを復帰させるこ

【請求項4】 前記DISTのバリッドビットは、登録 されているデータをバイト単位で有効か否かを示すこと を特徴とする請求項3記載のプロセッサのデータ供給装 置。

【請求項5】 前記LISTのエントリには、データあ るいはデータのアドレスの比較時に一致した場合は増加 され不一致の場合には減少するカウンタ値が保持される カウンタフィールドが設けられ、前記LISTの参照時 に前記カウンタフィールドのカウンタ値に基づいて、デ レスを用いて後続の命令を投機的に実行するか否かを決 定することを特徴とする請求項3又は4記載のプロセッ サのデータ供給装置。

【請求項6】 前記LISTは、ストア命令のアドレス に加えてデータのアドレスを登録して供給することを特 徴とする請求項1,2,3,4又は5記載のプロセッサ のデータ供給装置。

【請求項7】 前記SIVTは、ストア命令のアドレス に対応したデータに加えてデータのアドレスを供給する ことを特徴とする請求項1,2,3,4,5又は6記載 20 のプロセッサのデータ供給装置。

【請求項8】 プロセッサがデータのアドレスを計算し た際に、前記LIST又は前記SIVTから得られたデ ータのアドレスと計算して得られたデータのアドレスと を比較し、両者が不一致の場合には前記状態保持装置又 は前記リオーダバッファに保持された状態にプロセッサ を復帰させることを特徴とする請求項6又は7記載のプ ロセッサのデータ供給装置。

【請求項9】 前記LISTを参照するパイプライン処 理のステージが異なるステージであることを特徴とする 請求項1, 2, 3, 4, 5, 6, 7又は8記載のプロセ ッサのデータ供給装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ロード命令アドレ スから読み出すべきデータをプロセッサに供給するプロ セッサのデータ供給装置に関する。

[0002]

【従来の技術】まず最初に、一度に一命例しか実行でき ない単純なスカラプロセッサを用いてロード命令の実行 方法を説明し、単一のロード命令実行時の問題を説明す る。続いて、命令の実行時に命令の並べ換えが可能なア ウトオブオーダ実行型のプロセッサを用いて、同時にス トア命令とロード命令を連続実行する時の問題を説明す る。

【0003】図20は標準的な5段のRISC型プロセ ッサのパイプラインを表している。これは、文献「コン ピュータ・アーキテクチャ」(ヘネシー他著,日経BP

のパイプラインである。このパイプライン処理では、あ る一つの演算は5つのステージによって実行される。そ れらのステージは、命令フェッチ(IF)ステージ、命 令デコード (ID) ステージ、演算 (EX) ステージ、 メモリアクセス (MA) ステージ、そして售き戻し (W B) ステージである。 I F ステージでは命令メモリから 命令がフェッチされる。IDステージでは命令が翻訳さ れ、同時にレジスタファイルにアクセスし演算に必要な オペランドが獲得される。EXステージでは演算が実行 一夕供給装置から獲得されたデータあるいはデータアド 10 される。データメモリにアクセスする命令の場合には、 EXステージでデータアドレスが計算される。MAステ ージではデータメモリにアクセスする。EXステージで は計算されたアドレスを用いてデータを獲得する。WB ステージでは演算結果とデータメモリから読み出したデ ータをレジスタファイルに書き戻す。

【0004】図21に命令が連続する場合のパイプライ ン処理の振舞いを示す。先行する命令が標準的な算術演 算命令 (図21では加算 (add) 命令) である場合に は、後続の命令を連続して実行することが可能である。 図21中の矢印は演算結果のバイパスを表している。し かし、先行する命令がロード命令の場合には状況が異な る。ロード命令はMAステージを終了しなければデータ を獲得できないので、直後の命令はEXステージの開始 までに演算に必要なデータを獲得できない。このため、 後続の命令はロード命令の実行が終了するまでEXステ 、一ジの実行を待機する必要がある。すなわち、ロード命 令はデータアドレス計算とメモリアクセスという2つの 操作を行なうため、ロード命令の結果を用いる場合は、 他の演算結果を用いる場合と比べてデータの依存関係が 理のステージと前記SIVTを参照するパイプライン処 30 存在する期間が長く、プロセッサの性能向上の妨げとな っていた。

> 【0005】次に、図22に示す命令列を用いて、アウ トオブオーダ実行型のプロセッサで命令を実行する場合 の問題を説明する。

【0006】先行するストア (sw) 命令のアドレスを 計算するためのレジスタ r 2は確定しておらず、一方口 ード (1w) 命令のアドレスを実行するためのレジスタ r 3は確定しているものとする。加算(add)命令の オペランド r 20, r 21も確定しているものとする。 40 s w命令はオペランドが揃っていないため実行を待機し ている。add命令はオペランドが揃っているのでsw 命令を追い越して実行を開始することが可能である。! w命令もオペランドが揃っているので実行を開始できる ように思えるが、sw命令との間の依存性が解消されて いないので実行を開始できない。つまり、先行するスト ア命令がデータを保存するデータアドレスがわからなけ れば、後続のロード命令は実行できない。なぜなら、も し、ストア命令の計算するデータアドレスとロード命令 のデータアドレスとが一致する場合は、ストア命令が保 社)等にも記載されており、非常に基本的なプロセッサ 50 存しようとしているデータをロード命令が読み出さなけ

20

ればならないからである。このため、オペランドが揃っ ていてもロード命令は待機中のストア命令を追い越して 実行できないので、命令の実行待機時間が長くなりプロ

5

セッサの性能を向上することはできない。

[0007]

【発明が解決しようとする課題】以上説明したように、 従来のプロセッサにおいてロード命令を実行する場合 に、アドレス計算とメモリアクセスという2つの操作が 行われるため、他の命令に比べて依存関係のバスが長く なり、さらに、先行するストア命令が実行されないと後 続のロード命令は実行できないという制約があった。こ れらの制約は命令レベル並列度の抽出の妨げとなり、プ ロセッサの実行性能を低下させてしまうという不具合を 招いていた。

【0008】そこで、この発明は、上記に鑑みてなされ たものであり、その目的とするところは、ロード命令の データ取得を予測的に行って後続命令を投機的に実行 し、さらにロード命令とストア命令のデータ依存関係期 間を短縮し、プロセッサの性能を向上させるプロセッサ のデータ供給装置を提供することにある。

[0009]

【課題を解決するための手段】上記目的を達成するため に、請求項1記載の発明は、プロセッサがデータメモリ にアクセスしたデータをプロセッサに供給する装置であ って、データのアドレスで参照されてデータのアドレス に対応して登録されたストア命令のアドレスを供給し、 過去のストア命令の実行履歴に基づいて登録内容が登録 更新されるデータインデックスストアテーブル(DIS T) と、ロード命令のアドレスで参照されてロード命令 のアドレスに対応して登録されたストア命令のアドレス を供給し、過去のロード命令の実行履歴ならびに前記D ISTに登録されたストア命令のアドレスに基づいて登 録内容が登録更新されるロードインデックスストアテー プル (LIST) と、ストア命令のアドレスで参照され てストア命令のアドレスに対応して登録されたデータを、 供給し、過去のストア命令の実行履歴に基づいて登録内 容が登録更新されるストアインデックスバリューテーブ ル(SIVT)を備え、前記DISTは同じデータのア ドレスを参照するロード命令とストア命令を関係づけ、 ロード命令のアドレスにしたがって前記LISTから得 られたストア命令のアドレスで前記SIVTを参照して 得られたデータを、ロード命令によりアクセスが予測さ れるデータとしてプロセッサに供給してなることを特徴

【0010】請求項2記載の発明は、プロセッサがデー タメモリにアクセスしたデータをプロセッサに供給する 装置であって、データのアドレスで参照されてデータの アドレスに対応して登録されたストア命令のアドレスを 供給し、過去のストア命令の実行履歴に基づいて登録内 容が登録更新されるデータインデックスストアテーブル 50 記SIVTはストア命令のアドレスで参照されるエント

(DIST) と、ロード命令のアドレスで参照されてロ 一ド命令のアドレスに対応して登録されたストア命令の アドレスを供給し、過去のロード命令の実行履歴ならび に前記DISTに登録されたストア命令のアドレスに基 づいて登録内容が登録更新されるロードインデックスス トアテーブル (LIST) と、ストア命令のアドレスで 参照されてストア命令のアドレスに対応して登録された データを供給し、過去のストア命令の実行履歴に基づい て登録内容が登録更新されるストアインデックスバリュ 10 ーテーブル (SIVT) と、プロセッサがデータ供給装 置を参照する以前のプロセッサの状態を保持する状態保 持装置を備え、前記DISTは同じデータのアドレスを 参照するロード命令とストア命令を関係づけ、ロード命 令のアドレスにしたがって前記しISTから得られたス トア命令のアドレスで前記SIVTを参照して得られた データを、ロード命令によりアクセスが予測されるデー タとしてプロセッサに供給し、プロセッサが前記データ メモリをアクセスしてデータを獲得した際に、前記デー タ供給装置から得られた予測データと前記データメモリ から得られたデータとを比較し、両者が不一致の場合に は前記状態保持装置に保持された状態にプロセッサを復 帰させることを特徴とする。

【0011】請求項3記載の発明は、プロセッサがデー タメモリにアクセスしたデータをプロセッサに供給する 装置であって、データのアドレスで参照されてデータの アドレスに対応して登録されたストア命令のアドレスを 供給し、過去のストア命令の実行履歴に基づいて登録内 容が登録更新されるデータインデックスストアテープル (DIST) と、ロード命令のアドレスで参照されてロ ード命令のアドレスに対応して登録されたストア命令の アドレスを供給し、過去のロード命令の実行履歴ならび に前記DISTに登録されたストア命令のアドレスに基 づいて登録内容が登録更新されるロードインデックスス トアテーブル (LIST) と、ストア命令のアドレスで 参照されてストア命令のアドレスに対応して登録された データを供給し、過去のストア命令の実行履歴に基づい て登録内容が登録更新されるストアインデックスバリュ ーテーブル (SIVT) と、プロセッサがデータ供給装 置を参照する以前のプロセッサの状態を保持するリオー ダバッファを備え、前記DISTはデータのアドレスで 参照されるエントリがデータのアドレスの一致を判別す るタグフィールドとストア命令のアドレスを保持するス トア命令アドレスフィールドと保持されているストア命 令のアドレスが有効か否かを示すバリッドビットからな り、前記LISTはロード命令のアドレスで参照される エントリがロード命令のアドレスの一致を判別するタグ フィールドとストア命令のアドレスを保持するストア命 令アドレスフィールドと保持されているストア命令のア ドレスが有効か否かを示すバリッドビットからなり、前

リがストア命令のアドレスの一致を判別するストア命令 アドレスフィールドとデータを保持するデータフィール ドと保持されているデータが有効か否かを示すバリッド ビットからなり、前記DISTは同じデータのアドレス を参照するロード命令とストア命令を関係づけ、ロード 命令のアドレスにしたがって前記LISTから得られた ストア命令のアドレスで前記SIVTを参照して得られ たデータを、ロード命令によりアクセスが予測されるデ ータとしてプロセッサに供給し、プロセッサが前記デー タメモリをアクセスしてデータを獲得した際に、前記デ ータ供給装置から得られた予測データと前記データメモ リから得られたデータとを比較し、両者が不一致の場合 には前記リオーダバッファに保持された状態にプロセッ サを復帰させることを特徴とする。

【0012】請求項4記載の発明は、請求項3記載のプ ロセッサのデータ供給装置において、前記DISTのバ リッドビットは、登録されているデータをバイト単位で 有効か否かを示すことを特徴とする。

【0013】請求項5記載の発明は、請求項3又は4記 載のプロセッサのデータ供給装置において、前記LIS Tのエントリには、データあるいはデータのアドレスの 比較時に一致した場合は増加され不一致の場合には減少 するカウンタ値が保持されるカウンタフィールドが設け られ、前記LISTの参照時に前記カウンタフィールド のカウンタ値に基づいて、データ供給装置から獲得され たデータあるいはデータアドレスを用いて後続の命令を 投機的に実行するか否かを決定することを特徴とする。

【0014】請求項6記載の発明は、請求項1、2、

3. 4又は5記載のプロセッサのデータ供給装置におい て、前記LISTは、ストア命令のアドレスに加えてデ ータのアドレスを登録して供給することを特徴とする。

【0015】請求項7記載の発明は、請求項1,2,

3.4.5又は6記載のプロセッサのデータ供給装置に おいて、前記SIVTは、ストア命令のアドレスに対応 したデータに加えてデータのアドレスを供給することを 特徴とする。

【0016】請求項8記載の発明は、請求項6又は7記 載のプロセッサのデータ供給装置において、プロセッサ がデータのアドレスを計算した際に、前記LIST又は 得られたデータのアドレスとを比較し、両者が不一致の・ 場合には前記状態保持装置又は前記リオーダバッファに 保持された状態にプロセッサを復帰させることを特徴と

【0017】請求項9記載の発明は、請求項1,2, 3, 4, 5, 6, 7又は8記載のプロセッサのデータ供 給装置前記LISTを参照するパイプライン処理のステ ージと前記SIVTを参照するパイプライン処理のステ ージが異なるステージであることを特徴とする。

[0018]

【発明の実施の形態】以下、図面を用いてこの発明の実 施形態を説明する。

【0019】この発明は、ロード命令がメモリから読み 出す値をデータアドレス計算が終了する以前にそれまで 蓄積された過去の履歴を参照して予測し、この予測され た値を用いて後続の命令を投機的に実行するものであ る。データアドレス計算に要する時間を迂回するため に、データアドレスをストア命令の命令アドレスに名前 を付け変え、さらに同じデータアドレスにアクセスする 10 ロード命令とストア命令を関連づけ、ロード命令の命令 アドレスからストア命令の命令アドレスへの変換を可能 にする。以上の操作により、ロード命令アドレスからス トア命令アドレス、ストア命令アドレスからデータアド レスへの変換が可能になり、データアドレスを計算せず とも、ロード命令アドレスから読み出すべきデータを参 照することができるようになる。

【0020】請求項1,2又は3記載の発明の一実施形 態に係るプロセッサのデータ供給装置は、例えば標準的 な構成のプロセッサに対してデータを供給するものであ 20 り、以下に示す3つのテーブルを備えている。この3つ のテープルは、データアドレスでインデックスされてス トア命令アドレスを保持するデータインデックスストア テーブル (DIST) と、ロード命令アドレスでインデ ックスされてストア命令アドレスを保持するロードイン デックスストアテーブル (LIST) と、ストア命令ア ドレスでインデックスされてデータの値を保持するスト アインデックスパリューテーブル (SIVT) である。 各テーブルはキャッシュメモリと同様に構成されてお り、各テーブルの連想度には制約はないものとする。な お、ここでは、各テーブルはダイレクトマップ(連想度 1) で構成されているものとして説明する。

【0021】図1はDISTの動作と構成を表してい る。図1において、DISTはタグアレイ101とデー タアレイ100、比較器102とから構成され、データ アドレスであるエントリ106がセレクトされる。タグ アレイ101から得られるタグとデータアドレスの上位 ビットを比較し、一致すればデータアレイ100から得 られたストア命令アドレスは有効である。

【0022】図2はDISTのエントリ106を表して 前記SIVTから得られたデータのアドレスと計算して 40 いる。図2において、各エントリ106はタグフィール ド103, ストア命令のアドレスフィールド104、バ リッドビット105からなる。DISTはデータアドレ スのうちエントリ数分に相当する下位ビットでセレクト される。タグフィールド103には残りの上位ビットが 保存されている。セレクドされたエントリ106に保存 されているタグとデータアドレスの上位ビットを比較 し、一致すればそのデータアドレスに対応するストア命 令アドレスが保持されていることになる。ストア命令ア ドレスフィールド104には、インデックスとして用い 50 られたデータアドレスに以前データをストアした命令の

10

アドレスが保持されている。バリッドピット105はそ のエントリ106が有効であるかどうかを表している。 プロセッサの起動時にはバリッドビット105は全て無 効を表しており、DISTの各エントリ106にデータ が保存されるとバリッドビット105が有効になる。

【0023】図3はLISTの動作と構成を表してい る。図3において、LISTはタグアレイ201とデー タアレイ200、比較器202とから構成され、ロード 命令アドレスであるエントリ206がセレクトされる。 タグアレイ201から得られるタグとロード命令アドレ スの上位ビットを比較し、一致すればデータアレイ20 Oから得られたストア命令アドレスは有効である。

【0024】図4はLISTのエントリ206を表して いる。図4において、各エントリ206はタグフィール ド203、ストア命令アドレスフィールド204、バリ ッドビット205からなる。LISTはロード命令アド レスのうちエントリ数分に相当する下位ビットでセレク トされる。タグフィールド203には残りの上位ビット が保存されている。セレクトされたエントリ206に保 存されているタグとロード命令アドレスの上位ビットを 比較し、一致すればそのロード命令アドレスに対応する ストア命令アドレスが保持されていることになる。スト ア命令アドレスフィールド204には、該ロード命令が 参照しようとしているデータを保存したストア命令のア ドレスが保存されている。バリッドビット205はその エントリ206が有効であるかどうかを表している。プ ロセッサの起動時にはバリッドビット205は全て無効 を表しており、LISTの各エントリ206にデータが 保存されるとバリッドビット205が有効になる。

【0025】図5はSIVTの動作と構成を表してい る。図5において、SIVTはタグアレイ301とデー タアレイ300、比較器302とから構成され、ストア 命令アドレスであるエントリ306がセレクトされる。 タグアレイから得られるタグとストア命令アドレスの上 位ピットとを比較し、一致すればデータアレイから得ら れたデータは有効である。

【0026】図6はSIVTのエントリを表している。 図6において、各エントリはタグフィールド303、デ ータフィールド304、バリッドビット305からな る。SIVTはストア命令アドレスのうちエントリ数分 に相当する下位ビットでセレクトされる。タグフィール ド303には残りの上位ピットが保存されている。セレ クトされたエントリ306に保存されているタグとスト ア命令アドレスの上位ビットを比較し、一致すればその ストア命令アドレスに対応するデータが保持されている ことになる。データフィールド304には、該ストア命 令がかつて保存したデータが保存されている。バリッド ビット305はそのエントリ306が有効であるかどう かを表している。プロセッサの起動時にはバリッドビッ ト305は全て無効を表しており、SIVTの各エント 50 ャッシュメモリと同様に構成されており、各テーブルの

リ306にデータが保存されるとバリッドビット305 が有効になる。

【0027】次に、プロセッサのパイプライン動作と各 テーブルの操作との関係を説明する。

【0028】図7に示すパイプライン動作を参照して、 各テーブルの参照動作を説明する。

【0029】図7において、IFステージでプログラム カウンタ (PC) 600の示すロード命令アドレスを用 いてLIST207にアクセスする。LIST207か ら得られたストア命令アドレスを用いてSIVT307 にアクセスする。SIVT307から得られたデータを 後続の命令にオペランドとして供給する。ロード命令は データアドレスの計算を終えずにデータを供給できるの で、後続の命令が停止することはない。このように、L IST207とSIVT307から予測されたデータを 用いて後続の命令を投機的に実行できる。

【0030】ロード命令のMAステージにおいてデータ メモリ800からデータが得られる。このデータとSI VT307から得られたデータとを比較器500で比較 20 する。両者が一致すれば投機実行は成功である。不一致 の場合は投機に失敗したので、プロセッサの状態を投機 を開始する以前の状態に復帰しなければならない。復帰 するためには、リオーダーバッファ等の分岐命令の投機 実行に用いられる公知の装置が利用可能である。

【0031】次に、各テーブルへの登録について説明す ・る。

【0032】図8に示すように、ストア命令完了時に常 にDIST107とSIVT307に登録が行なわれ る。ストア命令の完了時には登録に必要なストア命令ア 30 ドレス、データアドレス、データは全て揃っているの で、登録を行うことができる。ロード命令実行時でLI ST207に期待するストア命令アドレスが保持されて いなかった場合には、図9に示すようにロード命令完了 時にLIST207に登録が行なわれる。ロード命令完 了時にはデータアドレスが計算済であるので、これを用 いてDIST107にアクセスする。DIST107か ら得られたストア命令アドレスとロード命令アドレスと を用いてLIST207に登録が行なわれる。

【0033】次に、請求項6又は8記載の発明の一実施 40 形態に係るデータ供給装置について説明する。

【0034】本発明は、標準的なプロセッサを構成する 要素と、以下の3つのテーブルとから構成される。すな わち、データアドレスでインデックスされストア命令ア ドレスを保持するデータインデックスストアテーブル (DIST)、ロード命令アドレスでインデックスされ てストア命令アドレスを保持するロードインデックスス トアテーブル (LIST)、ストア命令アドレスでイン デックスされデータの値を保持するストアインデックス バリューテーブル (SIVT) である。各テーブルはキ

30

50

連想度には制約はないものとする。なお、ここでは、各テーブルはダイレクトマップ(連想度1)で構成されているものとして説明する。DISTは図1及び図2と同様であり、SIVTは図5及び図6と同様であり、その説明は省略する。

【0035】図10はLISTの動作と構成を表している。図10において、LISTはタグアレイ211とデータアレイ210から構成され、ロード命令アドレスであるエントリ216がセレクトされる。タグアレイ211から得られるタグとロード命令アドレスの上位ビットとを比較し、一致すればデータアレイ210から得られたストア命令アドレスとデータアドレスは有効である。【0036】図11はLISTのエントリ216を表している。図11において、各エント216はタグフィー

ている。図11において、各エント216はタグフィー ルド213, ストア命令アドレスフィールド214, デ ータアドレスフィールド219,バリッドビット215 からなる。LISTはロード命令アドレスのうちエント リ数分に相当する下位ビットでセレクトされる。タグフ ィールド213には残りの上位ビットが保存されてい る。セレクトされたエントリ216に保存されているタ グとロード命令アドレスの上位ビットを比較し、一致す ればそのロード命令アドレスに対応するストア命令アド レスが保持されていることになる。ストア命令アドレス フィールド214には、該ロード命令が参照しようとし ているデータを保存したストア命令のアドレスが保存さ れている。データアドレスフィールド219には該デー タが保存されているデータアドレスが保存されている。 バリッドビット215はそのエントリが有効であるかど うかを表している。プロセッサの起動時にはバリッドビ ット215は全て無効を表しており、LISTの各エン トリにデータが保存されるとバリッドビット215が有 効になる。

【0037】次に、パイプライン動作と各テーブルの操作との関係を説明する。

【0038】図12に示すパイプラインの動作を参照して、各テーブルの参照動作を説明する。

【0039】図12において、IFステージでプログラムカウンタ600の示すロードアドレスを用いてLIST217から得られたストア命令アドレスを用いてSIVT307にアクセスする。SIVT307から得られたデータを後続の命令にオペランドとして供給する。ロード命令はデータアドレスの計算を終えずにデータを供給できるので、後続の命令が停止することはない。こうして、LIST207とSIVT307から予測されたデータを用いて後続の命令を投機的に実行できる。

【0040】SIVT307に所望のデータが保存されていなかった場合には、LIST207から得られたデータアドレスを用いてデータメモリ800だ十分高速であれば、

後続の命令を停止させないようにデータを供給することが可能である。ロード命令のMAステージにおいてデータメモリ800からデータが得られると、このデータとSIVTから得られたデータとを比較器500で比較する。もし一致すれば投機実行は成功である。不一致の場合は投機に失敗したので、プロセッサの状態を投機を開始する以前の状態に復帰しなければならない。復帰するためには、リオーダーバッファなど分岐命令の投機実行に用いられる公知の装置が利用可能である。

12

【0041】データメモリ800に投機的にアクセスした場合には、EXステージで実際のデータアドレスが計算されたときに投機の成功判定が行なわれる。投機的アクセスに用いられたデータアドレスと計算されたデータアドレスとを比較器501で比較する。もし一致すれば投機実行は成功である。不一致の場合は投機に失敗したので、プロセッサの状態を投機を開始する以前の状態に復帰しなければならない。復帰するためには上記と同様に、リオーダーバッファなど分岐命令の投機実行に用いられる公知の装置が利用可能である。

20 【0042】次に、各テーブルへの登録について説明する。

【0043】DIST107とSIVT307の登録は上記と同様にして行われる。ストア命令の完了時には登録に必要なストア命令アドレス、データアドレス、データは全て揃っているので登録が行われる。ロード命令実行時でLIST217に期待するストア命令アドレスが保持されていなかった場合には、図13に示すようにロード命令完了時にLIST217に登録が行なわれる。ロード命令完了時にはデータアドレスが計算済であるので、これを用いてDIST107にアクセスする。DIST107から得られたストア命令アドレスと、ロード命令アドレス、データアドレスとを用いてLIST217に登録が行なわれる。

【0044】この実施形態は、前述した実施形態に比べて、以下の理由で有利である。SIVT307に所望のデータが登録されていない時、前述した実施形態では予測データが得られないので、投機的実行をすることは不可能である。一方、この実施形態では、予測データアドレス710でデータメモリ800にアクセスすることで40 投機的実行が可能である。しかし、LIST217にデータアドレスフィールド219が必要であり、その分ハードウェアは増加する。構成を小さくしたい場合には前述した実施形態が有利である。

【0045】次に、請求項7又は8記載の発明の一実施 形態に係るデータ供給装置について説明する。

【0046】本発明は、標準的なプロセッサを構成する 要素と、以下の3つのテーブルとから構成される。すな わち、データアドレスでインデックスされストア命令ア ドレスを保持するデータインデックスストアテーブル (DIST)、ロード命令アドレスでインデックスされ

てストア命令アドレスを保持するロードインデックスス トアテーブル (LIST)、ストア命令アドレスでイン デックスされデータの値を保持するストアインデックス バリューテーブル (SIVT) である。各テーブルはキ ャッシュメモリと同様に構成されており、各テーブルの 連想度には制約はないものとする。なお、ここでは、各 テーブルはダイレクトマップ(連想度1)で構成されて いるものとして説明する。DISTは図1及び図2と同 様であり、LISTは図3及び図4と同様であり、その 説明は省略する。

【0047】図14はSIVTの動作と構成を表してい る。図14において、SIVTはタグアレイ311とデ ータアレイ310とから構成され、ストア命令アドレス であるエントリ316がセレクトされる。タグアレイ3 11から得られるタグとストア命令アドレスの上位ビッ トとを比較し、一致すればデータアレイ311から得ら れたデータは有効である。

【0048】図15はSIVTのエントリを表してい る。図15において、各エントリはタグフィールド31 3、データフィールド319、バリッドビット315か 20 らなる。SIVTはストア命令アドレスのうちエントリ 数分に相当する下位ビットでセレクトされる。タグフィ ールド313には残りの上位ビットが保存されている。 セレクトされたエントリに保存されているタグとストア 命令アドレスの上位ビットを比較し、一致すればそのス トア命令アドレスに対応するデータとデータアドレスが 保持されていることになる。データフィールド314に は、該ストア命令がかつて保存したデータが保存されて いる。データアドレスフィールド319はそのデータが 保持されているアドレスが保存されている。バリッドビ ット315はそのエントリ316が有効であるかどうか を表している。プロセッサの起動時にはバリッドビット 315は全て無効を表しており、SIVTの各エントリ 316にデータが保存されるバリッドビット315が有 効になる。

【0049】次に、パイプライン動作と各テーブルの操 作との関係を説明する。

【0050】図16に示すパイプラインの動作を参照し て、各テーブルの参照動作を説明する。

【0051】図16において、IFステージでプログラ 40 ムカウンタ600の示すロード命令アドレスを用いてし IST207にアクセスする。LIST207から得ら れたストア命令アドレスを用いてSIVT317にアク セスする。SIVT317から得られたデータを後続の 命令にオペランドとして供給する。ロード命令はデータ アドレスの計算を終えずにデータを供給できるので、後 続の命令が停止することはない。こうして、LIST2 O7とSIVT317から予測されたデータを用いて後 続の命令を投機的に実行できる。

アドレスが計算されると、このデータアドレスとSIV T317から得られたデータアドレスとを比較器501 で比較する。もし一致すれば投機実行は成功である。不 一致の場合は投機に失敗したので、プロセッサの状態を 投機を開始する以前の状態に復帰しなければならない。 復帰するためには、リオーダーバッファなど分岐命令の 投機実行に用いられる公知の装置が利用可能である。

【0053】各テーブルへの登録は、上述した実施形態 と同様にして行われる。

10 【0054】この実施形態は、図1~図9に示す実施形 態と比較して以下の理由で有利である。先の実施形態で は投機の成功判定はロード命令のMAステージにならな ければできない。一方、この実施形態はEXステージで 可能である。投機に成功した場合には両者に差はない が、失敗した場合にはこの実施形態の方が回復を早期に 行なえる分性能上有利である。しかし、SIVT317 にデータアドレスフィールド31.9が必要であり、その 分ハードウェアは増加する。したがって、構成を小さく したい場合には先の実施形態が有利である。

【0055】次に、請求項7または8記載の発明の一実 施形態に係るデータ供給装置について説明する。

【0056】本発明は、標準的なプロセッサを構成する

要素と、以下の3つのテーブルとから構成される。すな わち、データアドレスでインデックスされストア命令ア ドレスを保持するデータインデックスストアテーブル (DIST)、ロード命令アドレスでインデックスされ てストア命令アドレスを保持するロードインデックスス トアテーブル (LIST)、ストア命令アドレスでイン デックスされデータの値を保持するストアインデックス 30 バリューテーブル (SIVT) である。各テーブルはキ ャッシュメモリと同様に構成されており、各テーブルの 連想度には制約はないものとする。なお、ここでは、各 テーブルはダイレクトマップ(連想度1)で構成されて いるものとして説明する。DISTは図1及び図2と同 様であり、LISTは図10及び図11と同様であり、

【0057】続いて、パイプライン動作と各テーブルの 操作との関係を説明する。

省略する。

SIVTは図14及び図15と同様であり、その説明は

【0058】図17に示すパイプラインの動作を参照し て、各テーブルの参照動作を説明する。

【0059】図17において、1Fステージでプログラ ムカウンタ600の示すロードアドレスを用いてLIS T217にアクセスする。LIST217から得られた ストア命令アドレスを用いてSIVT317にアクセス する。SIVT317から得られたデータを後続の命令 にオペランドとして供給する。ロード命令はデータアド レスの計算を終えずにデータを供給できるので、後続の 命令が停止することはない。こうして、LIST217 【0052】ロード命令のEXステージにおいてデータ 50 とSIVT317から予測されたデータを用いて後続の

命令を投機的に実行できる。

【0060】SIVT317に所望のデータが保持され ていなかった場合には、LIST217から得られたデ ータアドレスを用いデータメモリ800に投機的にアク セスする。データメモリ800が十分高速であれば、後 続の命令を停止させないようにデータを供給することが 可能である。ロード命令のEXステージにおいてデータ アドレスが計算されると、このデータアドレスとSIV T317から得られたデータアドレスとを比較器501 で比較する。もし一致すれば投機実行は成功である。不 10 一致の場合は投機に失敗したので、プロセッサの状態を 投機を開始する以前の状態に復帰しなければならない。 復帰するためには、リオーダバッファなど分岐命令の投 機実行に用いられる公知の装置が利用可能である。マル チプレクサ502は、SIVT317に所望のデータが 保持されていない場合はLIST217のデータアドレ スを選択し、SIVT317に所望のデータが保持され ている場合にはSIVT307のデータアドレスを選択 する。

【0061】ロード命令のEXステージにおいてデータ メモリ800からデータが得られると、このデータとS IVT307から得られたデータアドレスとを比較す る。もし一致すれば投機実行は成功である。不一致の場 合は投機に失敗したので、プロセッサの状態を投機を開 始する以前の状態に復帰しなければならない。復帰する ためには、リオーダバッファなど分岐命令の投機実行に 用いられる公知の装置が利用可能である。

【0062】各テーブルへの登録は、前述した実施形態 と同様にして行われる。

【0063】このような実施形態においては、図10~ 図16に示す実施形態で得られる効果を得ることができ る。

【0064】次に、請求項9記載の発明の一実施形態に ついて説明する。

【0065】この実施形態は、上述した実施形態に対し て、LISTにアクセスするステージと、SIVTにア クセスするステージを異なるステージしたことを特徴と する。

【0066】 IFステージでLISTにアクセスする。 スを用いてSIVTにアクセスする。SIVTから得ら、 れたデータを、後続の命令にオペランドとして供給す る。ロード命令はデータアドレスの計算を終えずにデー タを供給できるので、後続の命令が停止することはな い。こうして、LISTとSIVTから予測されたデー タを用いて後続の命令を投機的に実行できる。

【0067】LISTおよびSIVTが低速であった場 合には、これら2つのテーブルをIFステージでアクセ スすることで、プロセッサのサイクルタイムを伸ばして しまうおそれがある。しかし、異なるステージでアクセ 50 の扱うデータ幅がロード命令の扱うデータ幅よりも小さ

スすれば上記の問題はなくなる。なぜなら、これらのテ ープルはキャッシュメモリと同様な構成であり、キャッ シュメモリよりも低速にはならないのであるから、サイ クルタイムを伸ばすこともあり得ない。逆に、LIST およびSIVTが高速な場合に例えばそれらの容量が小 さい場合には、前述した実施形態の構成を取ることが可 能である。

【0068】次に、請求項4記載の発明の一実施形態に ついて説明する。

【0069】この実施形態は、前述した実施形態におい て、SIVTの各エントリにあるバリッドピットを、図 18に示すようにバイト単位に設けるようにしたことを 特徴とする。こうすることで、ストア命令の扱うデータ 幅がロード命令の扱うデータ幅よりも小さい場合に対処 することができる。ロード命令のデータ幅に比べてスト ア命令のデータ幅が小さい場合には、ロード命令が参照 するバリッドビットが無効になっているので、確実に失 敗する投機を行なわないで済む。

【0070】次に、請求項5記載の発明の一実施形態に ついて説明する。

【0071】この実施形態は、前述した実施形態におい て、図19に示すように、LISTの各エントリに予測 の成功を数えるカウンタフィールド228を設けたこと を特徴とする。カウンタフィールド228のビット幅に は特に制限はないので、ここでは2ビットの例を説明す 、る。予測が成功した時はカウンタフィルード228の値 を+1増加させ、失敗した時にはカウンタフィールド2 28の値を-1減少させる。LISTを参照した時に、 カウンタフィールド228の値が例えば2以上であれば 30 投機的実行を行ない、そうでなければ投機を行なわな い。この実施形態は、各ロード命令に対して投機的実行 の有効性をカウンタフィールド228に登録すること で、不用意な投機的実行を抑制し、投機の失敗による性 能低下を防ぐことが可能である。

[0072]

【発明の効果】以上説明したように、請求項1, 2又は 3記載の発明によれば、DIST、LISTならびにS IVTのテーブルを関連づけて機能させることによりロ ード命令の命令アドレスからデータ値を予測するように IDステージでLISTから得られたストア命令アドレ 40 したので、ロード命令がデータアドレス計算を終了する 前にデータを獲得できるので、ロード命令の実行を早く でき、さらに予測されたデータを用いて後続の命令を投 機的に実行することによりプロセッサの性能を向上でき る。一方、ストア命令とロード命令の関係をデータアド レスの介在なしに検出できるため、ストア命令とロード 命令の同時実行や、ロード命令によるストア命令の追い 越し実行が可能になり、プロセッサの性能を向上でき る。

【0073】請求項4記載の発明によれば、ストア命令

い場合に対処することができる。

【0074】請求項5記載の発明によれば、不用意な投 機的な実行を抑制し、投機の失敗による性能低下を防ぐ ことができる。

【0075】請求項6記載の発明によれば、予測データ アドレスがより速く得られるために投機的実行を迅速に 開始することができる。

【0076】請求項7又は8記載の発明によれば、予測 データによる投機的な実行の成否が速く判別できるた め、投機に失敗した時の回復を早期に行うことができ

【0077】請求項9記載の発明によれば、プロセッサ のサイクルタイムが長くなることを回避できる。

【図面の簡単な説明】

【図1】請求項1, 2又は3記載の発明の一実施形態に 係るプロセッサのデータ供給装置におけるDISTの構 成を示す図である。

【図2】 DISTのエントリを示す図である。

【図3】請求項1、2又は3記載の発明の一実施形態に 係るプロセッサのデータ供給装置におけるLISTの構 20 201, 211 LISTのタグアレイ 成を示す図である。

【図4】LISTのエントリを示す図である。

【図5】請求項1、2又は3記載の発明の一実施形態に 係るプロセッサのデータ供給装置におけるSIVTの構 成を表す図。

【図6】SIVTのエントリを示す図である。

【図7】ロードデータの予測を示す図である。

【図8】DISTおよびSIVTへの登録を示す図であ る。

【図9】LISTへの登録を示す図である。

【図10】請求項6記載の発明の一実施形態に係るプロ セッサのデータ供給装置におけるLISTの構成を示す 図である。

【図11】LISTのエントリを示す図である。

【図12】ロードデータの予測を示す図である。

【図13】 LISTへの登録を示す図である。

【図14】請求項7記載の発明の一実施形態に係るプロ セッサのデータ供給装置におけるSIVTの構成を示す 図である。

【図15】SIVTのエントリを示す図である。

【図16】ロードデータの予測を示す図である。

【図17】ロードデータの予測を示す図である。

【図18】SIVTのエントリを示す図である。

【図19】 LISTのエントリを示す図である。

【図20】パイプライン処理における5段パイプライン を示す図である。

【図21】パイプライン処理におけるデータハザードを 示す図である。 🗸

【図22】潜在的なアドレス衝突によるハザードを示す 図である。

【符号の説明】

10 100 DISTのデータアレイ

101 DISTのタグアレイ

102, 202, 302, 312, 500, 501, 5 02 比較器

103 DISTエントリのタグフィールド

104 DISTエントリのストア命令アドレスフィー ルド

105 DISTのエントリのバリッドビット

106 DISTエントリ

200, 210 LISTのデータアレイ

203, 213 LISTエントリのタグフィールド

204、214 LISTエントリのストア命令アドレ スフィールド

205, 215 LISTのエントリのバリッドビット

206, 216 LISTエントリ

207, 217 LIST

208 LISTの供給するストア命令アドレス

219 LISTエントリのデータアドレスフィールド

300 SIVTのデータアレイ

30 301 SIVTのタグアレイ

303、313 SIVTエントリのタグフィールド

304,314 SIVTエントリのデータ値フィール

305, 315 SIVTエントリのバリッドビット

306, 316 SIVTエントリ

307, 317 SIVT

310 SIVTのデータアレイ

311 SIVTのタグアレイ

319 SIVTエントリのデータアドレスフィールド

40 600 PC

800 データメモリ

[図2]


[図4]


【図6】

103	104	105
97	ストアアドレス	パリッド


203	204	205
タグ	ストアアドレス	パリッド

303	304	305
97	データ	パリッド





【図22】



【図17】

